Theo tờ China Times, mỗi tấm wafer được TSMC sử dụng cho tiến trình công nghệ chip 2nm được chp là sẽ có giá trên 30.000 USD. Trước đó, các chuyên gia dự đoán TSMC sẽ chi khoảng 25.000 USD cho mỗi tấm wafer N2 (wafer dùng cho tiến trình 2nm), con số này đã tăng đáng kể so với mức giá khoảng 18.500 USD cho mỗi tấm wafer dùng trong sản xuất chip 3nm. Nếu thông tin đưa ra chính xác, chip 2nm sẽ có giá tăng gấp đôi so với chip 4nm/5nm
Quy trình chế tạo chip 2nm sắp tới của TSMC dự kiến sẽ mang lại mức tăng hiệu suất từ 10% đến 15% (ở cùng công suất và độ phức tạp) so với chip 3nm, đồng thời cắt giảm mức tiêu thụ điện năng từ 25% đến 30% (ở cùng xung nhịp và độ phức tạp).
Hơn nữa, việc chuyển sang nút N2 có khả năng sẽ tăng mật độ bóng bán dẫn trung bình khoảng 15% so với thế hệ chip cũ. Nhìn chung, quá trình chuyển đổi từ N3E sang N2 mang lại những cải tiến đáng kể tương tự như quá trình chuyển đổi từ N5 sang N3B.
Chip 2nm của TSMC sẽ có bóng bán dẫn GAA nanosheet cho phép các nhà thiết kế chip kiểm soát chính xác hơn hiệu suất và công suất của các đơn vị khác nhau bằng cách thay đổi chiều rộng (chiều rộng tăng sẽ tăng hiệu suất đồng thời cho phép giảm sẽ giảm mức tiêu thụ điện năng). Ngoài ra, N2 của TSMC có khả năng NanoFlex cho phép các nhà thiết kế chip kết hợp các ô trong cùng một khối để tối ưu hiệu suất, công suất và kích thước khuôn.
Được biết, nhà sản xuất bán dẫn theo hợp đồng lớn nhất thế giới TSMC đang xây dựng 2 nhà máy để sản xuất chip trên công nghệ quy trình loại 2nm và đang chi hàng chục tỷ đô để mua thiết bị quang khắc EUV cực đắt (khoảng 200 triệu USD cho mỗi công cụ) cùng nhiều thứ khác.
Mặt khác, việc phát triển hệ thống trên chip loại 2nm là một nỗ lực rất tốn kém, đặc biệt là vì TSMC đang chuyển sang bóng bán dẫn GAA nanosheet (có nghĩa là IP và công cụ thiết kế hoàn toàn mới) và cung cấp một số quyền kiểm soát bổ sung đối với công suất, hiệu suất và diện tích, điều này có khả năng làm tăng chi phí phát triển.
Ngoài ra, chip 2nm sẽ sử dụng nhiều kỹ thuật sản xuất tiên tiến khiến TSMC tốn kém hơn chip 3nm. Sản xuất tiến trình chip mới có thể buộc TSMC bổ sung thêm nhiều bước quang khắc EUV nói chung, điều này sẽ làm tăng chi phí đầu tư của công ty.
Nếu thông tin giá 30.000 USD cho mỗi wafer là chính xác, thì vẫn chưa biết liệu việc sử dụng chip 2nm thay vì chip 3nm (để có mật độ bóng bán dẫn cao hơn 15% trong khi vẫn tăng hiệu suất và giảm điện năng) có mang lại nhiều ý nghĩa kinh tế cho tất cả khách hàng của TSMC hay không.
Google translate